## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-148474

(43) Date of publication of application: 06.06.1997

(51)Int.CI.

H01L 23/12

(21)Application number: 07-307904

(71)Applicant: MATSUSHITA ELECTRIC WORKS LTD

(22)Date of filing:

27.11.1995


(72)Inventor: YAMADA MUNETOSHI

### (54) BALL GRID ARRAY SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To connect a ball grid array semiconductor device to a mother substrate with high reliability even when a warp occurs in the semiconductor device.

SOLUTION: In a ball grid array semiconductor device in which a semiconductor chip 2 is mounted on a substrate 1 carrying a wiring circuit and the chip 2 is sealed with a sealing material 4, and then, a plurality of solder bumps 6 is formed on the surface of the substrate 1 opposite to the surface mounted with the chip 2, the surface formed by connecting the front ends of the bumps 6 is formed in a planar state through post—treatment. When the semiconductor device is mounted on a mother substrate, highly reliable connection can be obtained, because gaps are hardly produced between the bumps 6 and the electrodes of the mother substrate.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **CLAIMS**

### [Claim(s)]

[Claim 1] Carry a semiconductor chip (2) on the substrate (1) which has a wiring circuit, and the semiconductor chip (2) is closed with a sealing agent (4). In the ball grid array semiconductor device in which two or more pewter bumps (6) were formed to the field in which the semiconductor chip (2) of said substrate (1) was carried, and the field of an opposite hand The ball grid array semiconductor device characterized by for the field formed by connecting a pewter bump's (6)'s head carrying out post processing, and forming it in a plane.

[Claim 2] The manufacture approach of the ball grid array semiconductor device characterized by being the manufacture approach of a ball grid array semiconductor device according to claim 1, and being the approach the approach of post processing forms in a plane the field formed by grinding a pewter bump (6) and connecting a pewter bump's (6)'s head.

[Claim 3] The manufacture approach of a ball grid array semiconductor device that it is the manufacture approach of a ball grid array semiconductor device according to claim 1, and the approach of post processing carries out heating application of pressure of the pewter bump (6), and is characterized by being the approach of forming in a plane the field formed by connecting a pewter bump's (6)'s head.

### [Translation done.]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DETAILED DESCRIPTION**

### [Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the ball grid array semiconductor device used for the electrical and electric equipment etc., and its manufacture approach.

[0002]

[Description of the Prior Art] The number of the external terminals of a semiconductor device tends to increase with advanced features of a semiconductor device in recent years. Therefore, the semiconductor device called QFP in which the terminal was formed on four side faces of a semiconductor device is examined and put in practical use. However, if the number of external terminals increases further, even if it will increase the field which forms a terminal or will narrow spacing of a terminal If it is in the inclination for the magnitude of a semiconductor device to become large and the magnitude of a semiconductor device becomes large, when using the electrical and electric equipment etc., According to the difference of the coefficient of thermal expansion of the printed wired board (it is described as a mother substrate below) which mounts a semiconductor device and a semiconductor device There were the problem of a crack occurring in those joints and reducing dependability and the problem that the magnitude of a mother substrate becomes large and the transfer rate of an electrical signal falls which were formed with the pewter etc. Then, the semiconductor device which formed the pin-like terminal in one field of a semiconductor device called a PGA (pin grid array) semiconductor device in the shape of a grid is

examined and put in practical use. However, this PGA semiconductor device needed to insert and mount the terminal in the hole of a mother substrate, and automation of component mounting was difficult for it. Therefore, the configuration of the terminal of the PGA semiconductor device called a ball grid array (BGA) semiconductor device is made into the shape of a ball, and the semiconductor device corresponding to a surface mount is examined in recent years.

[0003] A semiconductor chip 2 is carried on the substrate 1 which has a wiring circuit as shown in drawing 2, this ball grid array semiconductor device is connected electrically [ that semiconductor chip 2 and substrate 1 ] at a bonding wire 3, and the field in which the semiconductor chip 2 of a substrate 1 was carried is closed with the sealing agent 4. Moreover, two or more electrodes 5 for bumps electrically connected with the semiconductor chip 2 are formed in the field in which the semiconductor chip 2 of a substrate 1 was carried, and the field of an opposite hand, and the pewter bump 6 is further formed in two or more of the electrodes 5 for bumps. This pewter bump 6 fuses, when a semiconductor device is mounted in a mother substrate, and she makes electric connection of a semiconductor device and a mother substrate.

[0004] This ball grid array semiconductor device is manufactured by the approach as generally shown in drawing 3 . As shown in drawing 3 (a), it has the electrode 7 for a chip for connecting with a semiconductor chip 2electrically in one field, and has the electrode 5 for bumps for forming the pewter bump 6 in the field of another side, and using the substrate 1 which connected between the electrode 7 for a chip, and the electrodes 5 for bumps in the wiring circuit, adhesives are used and a semiconductor chip 2 is pasted up on one field of the substrate 1. Subsequently, as shown in drawing 3 (b), a semiconductor chip 2 is connected with the electrode 7 for a chip by the bonding wires 3, such as a gold streak. Subsequently, resin is stiffened and it closes, after coating a semiconductor chip 2 and the electrode 7 grade for a chip with the sealing agents 4, such as an epoxy resin, as shown in drawing 3 (c). Subsequently, as shown in drawing 3 (d), after supplying a pewter to the electrode 5 for bumps of the field in which the semiconductor chip 2 was carried, and the field of an opposite hand by printing of a pewter paste etc., by heating, the pewter bump 6 is formed and it is manufactured. [0005] As mentioned above, the ball grid array semiconductor device closed one side of a substrate with the sealing agent, and since it was structure which comes to form a pewter bump in other fields, the case where curvature occurred was in the ball grid array semiconductor device with heating after supplying a pewter by the difference in the coefficient of thermal expansion of a substrate, a sealing agent, etc., heating after closure, etc. When mounted in a mother substrate, a big clearance produces selectively the ball grid array semiconductor device which this curvature generated between the pewter bump of a ball grid array semiconductor device, and the electrode of a mother substrate. Although a size will not change mostly between a substrate 1 and the mother substrate 8 or a center section will be connected in a thick configuration as a pewter bump's part which the big clearance has not produced is shown in drawing 4 (a) if the semiconductor device which this big clearance produced is heated and melting of the pewter bump is carried out The part of the pewter bump whom the big clearance generated Even if it is the case where it connects as shown in drawing 4 (b), when the problem that it does not connect with the electrode of the mother substrate 8 occurs As shown in drawing 4 (c), the area to connect became a thin configuration selectively, and this thin part had the case where the problem that a crack occurs into that thin part and electric dependability falls occurred according to the difference of the coefficient of thermal expansion of a semiconductor device and the mother substrate 8, when using the electrical and electric equipment etc. Since a ball grid array semiconductor device has the pewter bump 6 in one field, when mounted in the mother substrate 8, the pewter bump 6 It hides in the ball grid array semiconductor device bottom, and the visual inspection of a connection condition is difficult. With the above-mentioned pewter bump 6 Inspection of a case like drawing 4 (c) to which the area which the electrode of the mother substrate 1 connects became thin selectively needs to use very complicated approaches, such as X-ray observation, and the ball grid array semiconductor device which can perform reliable connection, and its manufacture approach are searched for [0006]

[Problem(s) to be Solved by the Invention] The place which accomplished this invention in order to improve the above—mentioned trouble, and is made into the object is to offer a mother substrate, the ball grid array semiconductor device which can perform reliable connection, and its manufacture approach, even if it is the case where curvature occurs in a ball grid array semiconductor device.

[Means for Solving the Problem] The ball grid array semiconductor device concerning claim 1 of this invention is characterized by carrying a semiconductor chip on the substrate which has a wiring circuit, closing the semiconductor chip with a sealing agent, and for the field formed by connecting a pewter bump's head in the ball

grid array semiconductor device in which two or more pewter bumps were formed to the field in which the semiconductor chip of said substrate was carried, and the field of an opposite hand carrying out post processing, and being formed in a plane.

[0008] The manufacture approach of the ball grid array semiconductor device concerning claim 2 of this invention is characterized by being the manufacture approach of a ball grid array semiconductor device according to claim 1, and the approach of post processing being the approach of forming in a plane the field formed by grinding a pewter bump and connecting a pewter bump's head.

[0009] The manufacture approach of the ball grid array semiconductor device concerning claim 3 of this invention is the manufacture approach of a ball grid array semiconductor device according to claim 1, and the approach of post processing carries out heating application of pressure of the pewter bump, and it is characterized by being the approach of forming in a plane the field formed by connecting a pewter bump's head.

[0010] Since according to the ball grid array semiconductor device of this invention the field formed by connecting a pewter bump's head is formed in the plane even if it is the case where curvature occurs in a ball grid array semiconductor device, when a ball grid array semiconductor device is mounted in a mother substrate, between the pewter bump of a ball grid array semiconductor device, and the electrode of a mother substrate, it is hard coming to generate a clearance and reliable connection is attained.

[0011]

[Embodiment of the Invention] The ball grid array semiconductor device concerning this invention is explained based on a drawing. Drawing 1 is a sectional view explaining the structure of the ball grid array semiconductor device concerning this invention, drawing 3 is process drawing explaining the manufacture approach of the ball grid array semiconductor device of this invention, drawing 4 is a sectional view explaining the condition of having mounted the ball grid array semiconductor device in the mother substrate, and drawing 5 is a side elevation explaining the gestalt of 1 implementation of the manufacture approach of the ball grid array semiconductor device concerning this invention.

[0012] The ball grid array semiconductor device of this invention carries a semiconductor chip 2 on the substrate 1 which has a wiring circuit as shown in <u>drawing 1</u>, and closes the semiconductor chip 2 with a sealing agent 4, and two or more pewter bumps 6 are formed in the field in which the semiconductor chip 2 of said substrate 1 was carried, and the field of an opposite hand. By connecting the pewter bump's 6 head, after pewter bump 6 formation, post processing of the field formed virtually is carried out, and it is formed in the plane. Since the field virtually formed by connecting this pewter bump's 6 head is formed in the plane. When a ball grid array semiconductor device is mounted in a mother substrate, as it is hard coming to generate a clearance between the pewter bump of a ball grid array semiconductor device, and the electrode of a mother substrate and is shown in <u>drawing 4</u> (a) Between a substrate 1 and the mother substrates 8 does not change a size mostly, or it connects in a thick configuration and the reliable connection of a center section is attained.

[0013] In addition, if the difference of some height is then absorbed since a pewter bump melts when a semiconductor device is mounted in a mother substrate that not only the flat surface where the above-mentioned plane is uniform but what is necessary is a plane mostly, and height becomes low for a while, and it is a plane mostly, connection high [ of dependability ] will be attained. Moreover, when post processing of no pewter bumps haves to be carried out and they do post processing of some pewter bumps, a case so that it may become a plane is sufficient as the field formed virtually by connecting a pewter bump's head.

[0014] Post processing is carried out and the approach of grinding a pewter bump and the approach of carrying out heating application of pressure of the pewter bump are mentioned, for example as an approach of forming in a plane the field formed by connecting a pewter bump's head. In the case of the approach of grinding, also in the case of the pewter bump who consists of composite material which puts the thing used as nuclei, such as \*\*\*\*, into a pewter bump's core, and was wrapped in the perimeter with the pewter, it is processible. In addition, the approach of shaving off like a cut is also included in polishing. Although these post processing can be processed in a short time and is desirable when it grinds or pressurizes [ heating ] in magnitude including two or more pewter bumps, it may carry out post processing of every one pewter bump.

[0015] In addition, as an approach of grinding, as shown in <u>drawing 5</u>, a ball grid array semiconductor device is fixed to a fixed part 10 using the polish equipment which consists of a rotor plate 12 to which a fixed part 10 and abrasives 11 were attached, so that the pewter bump 6 may be suitable in the direction of abrasives 11. Subsequently, after rotating the rotor plate 12 to which abrasives 11 were attached, the approach of grinding by contacting abrasives 11 by the pewter bump 6 etc. is mentioned. In addition, the magnitude of the curvature of a ball grid array semiconductor device and a pewter bump's magnitude adjust the amount of polishes suitably.

[0016] Moreover, as an approach of carrying out heating application of pressure, a wettability bad metal with a pewter is warmed to the temperature which is extent which a pewter fuses. After applying the gas of the temperature which is the approach of flattening by pressing against a pewter bump, and extent which a pewter fuses by the pewter bump, The approach of flattening by pressing a pewter bump against a wettability bad metal with a pewter, After applying the gas of the temperature which is extent which a pewter softens by the pewter bump, a wettability bad metal with a pewter is pressurized on both sides of a ball grid array semiconductor device, and the approach of flattening by making a pewter bump transform etc. is mentioned.

[0017] In addition, especially the manufacture approach of the ball grid array semiconductor device before the process which carries out post processing is not limited. For example, as shown in drawing 3 (a), it has the electrode 7 for a chip for connecting with a semiconductor chip 2 electrically in one field, and has the electrode 5 for bumps for forming the pewter bump 6 in the field of another side, and using the substrate 1 which connected between the electrode 7 for a chip, and the electrodes 5 for bumps in the wiring circuit, adhesives are used and a semiconductor chip 2 is pasted up on one field of the substrate 1. Subsequently, as shown in drawing 3 (b), a semiconductor chip 2 is connected with the electrode 7 for a chip by the bonding wires 3, such as a gold streak. Subsequently, resin is stiffened and it closes, after coating a semiconductor chip 2 and the electrode 7 grade for a chip with the sealing agents 4, such as an epoxy resin, as shown in drawing 3 (c). Subsequently, as shown in drawing 3 (d), after supplying a pewter to the electrode 5 for bumps of the field in which the semiconductor chip 2 was carried, and the field of an opposite hand by printing of a pewter paste etc., the approach which forms the pewter bump 6 and is manufactured is mentioned to it by heating. Moreover, as the another manufacture approach, it has an electrode for a chip for connecting with a semiconductor chip and an electric target in one field. Have an electrode for bumps for forming a pewter bump in the field of another side, and the substrate which connected between the electrode for a chip and the electrodes for bumps in the wiring circuit is used. After supplying a pewter to the electrode for bumps of one field of the substrate by printing of a pewter paste etc., a pewter bump is formed by heating. Subsequently, after using adhesives and pasting up a semiconductor chip on the field in which the pewter bump was formed, and the field of an opposite hand, a semiconductor chip is connected with the electrode for a chip by the bonding wire. Subsequently, the approach of closing a semiconductor chip, the electrode for a chip, etc. with a sealing agent is mentioned. In addition, as the substrate in which the above-mentioned semiconductor chip is carried, or a sealing agent, various kinds of things, such as thermosetting resin, and a ceramic, ceramic content thermosetting resin, can be used. Moreover, the pewter bump who consists of composite material which puts the thing used as nuclei, such as \*\*\*\*, into a core as a pewter bump, and was wrapped in the perimeter with the pewter can use it. [0018]

[Effect of the Invention] Since according to the ball grid array semiconductor device concerning claim 1 of this invention the field formed by connecting a pewter bump's head is formed in the plane even if it is the case where curvature occurs in a ball grid array semiconductor device, when a ball grid array semiconductor device is mounted in a mother substrate, between the pewter bump of a ball grid array semiconductor device, and the electrode of a mother substrate, it is hard coming to generate a clearance and reliable connection is attained.

[0019] According to the manufacture approach of the ball grid array semiconductor device concerning claim 2 and claim 3 of this invention, the ball grid array semiconductor device in which reliable connection is possible is obtained.

[Translation done.]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is a sectional view explaining the structure of the ball grid array semiconductor device concerning this invention.

[Drawing 2] It is a sectional view explaining the structure of the ball grid array semiconductor device of the conventional example of this invention.

[Drawing 3] It is process drawing explaining the manufacture approach of the ball grid array semiconductor device of this invention.

[Drawing 4] It is a sectional view explaining the condition of having mounted the ball grid array semiconductor device in the mother substrate, and when the clearance between a pewter bump and a mother substrate is small, (b) and (c) of (a) are drawings when the clearance between a pewter bump and the electrode of a mother substrate is large.

[Drawing 5] It is a side elevation explaining the gestalt of 1 implementation of the manufacture approach of the ball grid array semiconductor device concerning this invention.

[Description of Notations]

- 1 Substrate
- 2 Semiconductor Chip
- 3 Bonding Wire
- 4 Sealing Agent
- 5 Electrode for Bumps
- 6 Pewter Bump
- 7 Electrode for Chip
- 8 Mother Substrate

[Translation done.]

### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平9-148474

(43)公開日 平成9年(1997)6月6日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号 FI

技術表示箇所

H01L: 23/12

HO1L 23/12

L

審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出願番号

特願平7-307904

(22) 出顧日

平成7年(1995)11月27日

(71)出願人 .000005832

松下電工株式会社

大阪府門真市大字門真1048番地

(72)発明者 山田 宗勇

大阪府門真市大字門真1048番地松下電工株

式会社内


(74)代理人 弁理士 佐藤 成示 (外1名)

### (54) 【発明の名称】 ボールグリッドアレイ半導体装置及びその製造方法

### (57)【要約】

【課題】 ボールグリッドアレイ半導体装置に反りが発生した場合であっても、母基板と信頼性の高い接続ができるボールグリッドアレイ半導体装置及びその製造方法を提供する。

【解決手段】 配線回路を有する基板1上に半導体チップ2を搭載し、その半導体チップ2を封止材4で封止し、基板1の半導体チップ2を搭載した面と反対側の面に複数のハンダバンプ6を形成したボールグリッドアレイ半導体装置であって、ハンダバンプ6の先端を結ぶことにより形成される面が、後加工して平面状に形成されている。そのため、ボールグリッドアレイ半導体装置を母基板に実装するとき、ハンダバンプ6と母基板の電極の間に隙間が生じにくくなり、信頼性の高い接続が可能となる。



【特許請求の範囲】

【請求項1】 配線回路を有する基板(1)上に半導体チップ(2)を搭載し、その半導体チップ(2)を封止材(4)で封止し、前記基板(1)の半導体チップ

- (2)を搭載した面と反対側の面に複数のハンダバンプ
- (6)を形成したボールグリッドアレイ半導体装置において、ハンダバンプ(6)の先端を結ぶことにより形成される面が、後加工して平面状に形成されていることを特徴とするボールグリッドアレイ半導体装置。

【請求項2】 請求項1記載のボールグリッドアレイ半 10 導体装置の製造方法であって、後加工の方法が、ハンダバンプ(6)を研磨して、ハンダバンプ(6)の先端を結ぶことにより形成される面を、平面状に形成する方法であることを特徴とするボールグリッドアレイ半導体装置の製造方法。

【請求項3】 請求項1記載のボールグリッドアレイ半導体装置の製造方法であって、後加工の方法が、ハンダバンプ(6)を加熱加圧して、ハンダバンプ(6)の先端を結ぶことにより形成される面を、平面状に形成する方法であることを特徴とするボールグリッドアレイ半導 20体装置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電気・電子機器等に使用されるボールグリッドアレイ半導体装置及びその 製造方法に関するものである。

[0002]

【従来の技術】近年の半導体装置の高機能化に伴い、半 導体装置の外部端子の数は増大する傾向にある。そのた め、半導体装置の4つの側面に端子を形成したQFPと 呼ばれる半導体装置等が検討され実用化されている。し かし、さらに外部端子の数が増大すると、端子を形成す る面を増やしたり、端子の間隔を狭くしたとしても、半 導体装置の大きさが大きくなる傾向にあり、半導体装置 の大きさが大きくなると、電気・電子機器等を使用する とき、半導体装置と、半導体装置を実装するプリント配 線板(以下母基板と記す)の熱膨張率の差により、ハン ダ等によって形成された、それらの接合部に亀裂が発生 し、信頼性を低下させるという問題や、母基板の大きさ が大きくなり電気信号の伝達速度が低下するという問題 があった。そこで、PGA (ピングリッドアレイ) 半導 体装置と呼ばれる、半導体装置の1つの面にピン状の端に 子を格子状に形成した半導体装置が検討され、実用化さ れている。しかし、このPGA半導体装置は端子を母基 板の穴に挿入して実装する必要があり、部品実装の自動・ 化が困難であった。そのため、近年、ボールグリッドア レイ(BGA)半導体装置と呼ばれる、PGA半導体装 置の端子の形状をボール状とし、表面実装に対応した半 導体装置が検討されている。

【0003】このボールグリッドアレイ半導体装置は、

2

図2に示すように、配線回路を有する基板1上に半導体チップ2が搭載され、その半導体チップ2と基板1がボンディングワイヤー3で電気的に接続され、基板1の半導体チップ2を搭載した面が、封止材4で封止されている。また、基板1の半導体チップ2が搭載された面と反対側の面には、半導体チップ2と電気的に接続された複数のバンプ用電極5が形成されており、さらにその複数のバンプ用電極5にハンダバンプ6が形成されている。このハンダバンプ6は、半導体装置を母基板に実装するときに溶融し、半導体装置と母基板の電気的な接続を行う。

【0004】このボールグリッドアレイ半導体装置は、 一般に図3に示すような方法で製造されている。図3 (a) に示すように、一方の面に半導体チップ2と電気 的に接続するためのチップ用電極7を有し、他方の面に ハンダバンプ6を形成するためのバンプ用電極5を有 し、そのチップ用電極7とバンプ用電極5の間を配線回 路で接続した基板1を用いて、その基板1の一方の面に 半導体チップ2を接着剤を用いて接着する。次いで、図 3 (b) に示すように、チップ用電極7と半導体チップ 2を金線等のボンディングワイヤー3で接続する。次い で、図3(c)に示すように、半導体チップ2やチップ 用電極7等を、エポキシ樹脂等の封止材4でコーティン グレた後、樹脂を硬化させて封止する。次いで、図3 (d) に示すように、半導体チップ2が搭載された面と 反対側の面のバンプ用電極5に、ハンダペーストの印刷 等によりハンダを供給した後、加熱することにより、ハ ンダバンプ6を形成して製造される。

【0005】上記のように、ボールグリッドアレイ半導 体装置は、基板の片面を封止材で封止し、他の面にハン ダバンプを形成してなる構造であるため、基板及び封止 材等の熱膨張係数の違いにより、ハンダを供給した後の 加熱や、封止後の加熱等により、ボールグリッドアレイ 半導体装置に反りが発生する場合があった。この反りが 発生したボールグリッドアレイ半導体装置は、母基板に 実装するとき、ボールグリッドアレイ半導体装置のハン ダバンプと、母基板の電極の間に部分的に大きな隙間が 生じる。この大きな隙間が生じた半導体装置を加熱し、 ハンダバンプを溶融させると、大きな隙間が生じていな いハンダバンプの部分は、図4(a)に示すように、基 板1と母基板8の間でほぼ太さが変わらないか又は中央 部が太い形状で接続されるが、大きな隙間が発生したハ ンダバンプの部分は、図4(b)に示すように、母基板 8の電極と接続されないという問題が発生する場合や、 接続された場合であっても、図4(c)に示すように、 接続する面積が部分的に細い形状となり、この細い部分 は、電気・電子機器等を使用するとき、半導体装置と母 基板8の熱膨張率の差により、その細い部分に亀裂が発 生し、電気的信頼性が低下するという問題が発生する場 50 合があった。ボールグリッドアレイ半導体装置は、ハン

.3

ダバンプ6が一方の面にあるため、母基板8に実装するとハンダバンプ6は、ボールグリッドアレイ半導体装置の下側に隠れてしまい、接続状態の外観検査が困難であり、上記のハンダバンプ6と、母基板1の電極の接続する面積が部分的に細くなった図4(c)のような場合の検査は、X線観察等非常に複雑な方法を用いる必要があり、信頼性の高い接続ができるボールグリッドアレイ半導体装置及びその製造方法が求められている。

### [0006]

【発明が解決しようとする課題】本発明は、上記問題点を改善するために成されたもので、その目的とするところは、ボールグリッドアレイ半導体装置に反りが発生した場合であっても、母基板と信頼性の高い接続ができるボールグリッドアレイ半導体装置及びその製造方法を提供することにある。

### [0007]

【課題を解決するための手段】本発明の請求項1に係るボールグリッドアレイ半導体装置は、配線回路を有する基板上に半導体チップを搭載し、その半導体チップを封止材で封止し、前記基板の半導体チップを搭載した面と 20 反対側の面に複数のハンダバンプを形成したボールグリッドアレイ半導体装置において、ハンダバンプの先端を結ぶことにより形成される面が、後加工して平面状に形成されていることを特徴とする。

【0008】本発明の請求項2に係るボールグリッドアレイ半導体装置の製造方法は、請求項1記載のボールグリッドアレイ半導体装置の製造方法であって、後加工の方法が、ハンダバンプを研磨して、ハンダバンプの先端を結ぶことにより形成される面を、平面状に形成する方法であることを特徴とする。

【0009】本発明の請求項3に係るボールグリッドアレイ半導体装置の製造方法は、請求項1記載のボールグリッドアレイ半導体装置の製造方法であって、後加工の方法が、ハンダバンプを加熱加圧して、ハンダバンプの先端を結ぶことにより形成される面を、平面状に形成する方法であることを特徴とする。

【0010】本発明のボールグリッドアレイ半導体装置によると、ボールグリッドアレイ半導体装置に反りが発生した場合であっても、ハンダバンプの先端を結ぶことにより形成される面が平面状に形成されているため、ボールグリッドアレイ半導体装置を母基板に実装するとき、ボールグリッドアレイ半導体装置のハンダバンプと母基板の電極の間に隙間が生じにくくなり、信頼性の高い接続が可能となる。

### [0011]

【発明の実施の形態】本発明に係るボールグリッドアレイ半導体装置を図面に基づいて説明する。図1は本発明でに係るボールグリッドアレイ半導体装置の構造を説明する断面図であり、図3は本発明のボールグリッドアレイ半導体装置の製造方法を説明する工程図であり、図4は 50

ボールグリッドアレイ半導体装置を母基板に実装した状態を説明する断面図であり、図5は本発明に係るボールグリッドアレイ半導体装置の製造方法の一実施の形態を説明する側面図である。

【0012】本発明のボールグリッドアレイ半導体装置は、図1に示すように、配線回路を有する基板1上に半導体チップ2を搭載し、その半導体チップ2を搭載した面とで対側の面に複数のハンダバンプ6が形成されている。そのハンダバンプ6の先端を結ぶことにより仮想的に形成する面は、ハンダバンプ6形成後に、後加工して平面状に形成されている。このハンダバンプ6の先端を結ぶことにより仮想的に形成する面が、平面状に形成されているため、ボールグリッドアレイ半導体装置を母基板に実装するとき、ボールグリッドアレイ半導体装置のハンダバンプと母基板の電極の間に隙間が生じにくくなり、図4(a)に示すように、基板1と母基板8の間がほぼ太さが変わらないか又は中央部が太い形状で接続され、信頼性の高い接続が可能となる。

【0013】なお、上記平面状とは均一な平面のみではなく、ほぼ平面状であればよく、半導体装置を母基板に実装するとき、ハンダバンプが溶けて少し高さが低くなるため、そのとき少しの高さの差は吸収され、ほぼ平面状であれば信頼性の高い接続が可能となる。また、全てのハンダバンプが後加工されていなくてもよく、ハンダバンプの一部を後加工することにより、ハンダバンプの先端を結ぶことにより仮想的に形成する面が、平面状になるような場合でもよい。

【0014】後加工して、ハンダバンプの先端を結ぶことにより形成される面を、平面状に形成する方法としては、例えば、ハンダバンプを研磨する方法や、ハンダバンプを加熱加圧する方法が挙げられる。研磨する方法の場合は、ハンダバンプの中心に銅球等の核となるものを入れ周囲にハンダで包んだような複合材料からなるハンダバンプの場合でも加工することができる。なお研摩には切削等のように削りとる方法も含む。これらの後加工は、複数のハンダバンプを含む大きさで研磨又は加熱加圧すると短時間で加工することができ好ましいが、ハンダバンプを一つずつ後加工してもよい。

【0015】なお、研磨する方法としては、図5に示すように、固定部10及び研磨材11の付いた回転板12よりなる研磨装置を用いて、固定部10にボールグリッドアレイ半導体装置をハンダバンプ6が研磨材11の方向に向くよう固定する。次いで、研磨材11の付いた回転板12を回転させた後、研磨材11をハンダバンプ6に接触させて研磨を行う方法等が挙げられる。なお研磨量は、ボールグリッドアレイ半導体装置の反りの大きさ及びハンダバンプの大きさにより適宜調整する。

【0016】また、加熱加圧する方法としては、ハンダ との濡れ性の悪い金属をハンダが溶融する程度の温度に 加温し、ハンダバンプに押し当てることにより平面化する方法や、ハンダが溶融する程度の温度の気体をハンダバンプに当てた後、ハンダとの濡れ性の悪い金属にハンダバンプを押し当てることにより平面化する方法や、ハンダが軟化する程度の温度の気体をハンダバンプに当てた後、ハンダとの濡れ性の悪い金属にボールグリッドアレイ半導体装置を挟み加圧して、ハンダバンプを変形さ

せることにより平面化する方法等が挙げられる。

【0017】なお、後加工する工程以前のボールグリッ ドアレイ半導体装置の製造方法は、特に限定するもので はない。例えば、図3 (a) に示すように、一方の面に 半導体チップ2と電気的に接続するためのチップ用電極 7を有し、他方の面にハンダバンプ6を形成するための バンプ用電極5を有し、そのチップ用電極7とバンプ用 電極5の間を配線回路で接続した基板1を用いて、その 基板1の一方の面に半導体チップ2を接着剤を用いて接 着する。次いで、図3 (b) に示すように、チップ用電 極7と半導体チップ2を金線等のボンディングワイヤー 3で接続する。次いで、図3 (c) に示すように、半導 体チップ2やチップ用電極7等を、エポキシ樹脂等の封 止材4でコーティングした後、樹脂を硬化させて封止す る。次いで、図3 (d) に示すように、半導体チップ2 が搭載された面と反対側の面のバンプ用電極5に、ハン ダペーストの印刷等によりハンダを供給した後、加熱す ることにより、ハンダバンプ6を形成して製造される方 法が挙げられる。また別の製造方法としては、一方の面 に半導体チップと電気的に接続するためのチップ用電極 を有し、他方の面にハンダバンプを形成するためのバン プ用電極を有し、そのチップ用電極とバンプ用電極の間 を配線回路で接続した基板を用いて、その基板の一方の 面のバンプ用電極に、ハンダペーストの印刷等によりハ ンダを供給した後、加熱することにより、ハンダバンプ を形成する。次いで、ハンダバンプが形成された面と反 対側の面に半導体チップを接着剤を用いて接着した後、 チップ用電極と半導体チップをボンディングワイヤーで 接続する。次いで、半導体チップやチップ用電極等を、 封止材で封止する方法が挙げられる。なお上記半導体チ ップが搭載される基板や封止材としては熱硬化性樹脂 や、セラミック及びセラミック含有熱硬化性樹脂等各種

のものが使用できる。またハンダバンプとしては、中心 部に銅球等の核となるものを入れ周囲にハンダで包んだ ような複合材料からなるハンダバンプ等も使用できる。

### [0018]

【発明の効果】本発明の請求項1に係るボールグリッドアレイ半導体装置によると、ボールグリッドアレイ半導体装置に反りが発生した場合であっても、ハンダバンプの先端を結ぶことにより形成される面が平面状に形成されているため、ボールグリッドアレイ半導体装置を母基板に実装するとき、ボールグリッドアレイ半導体装置のハンダバンプと母基板の電極の間に隙間が生じにくくなり、信頼性の高い接続が可能となる。

【0019】本発明の請求項2及び請求項3に係るボールグリッドアレイ半導体装置の製造方法によると、信頼性の高い接続が可能なボールグリッドアレイ半導体装置が得られる。

### 【図面の簡単な説明】

【図1】本発明に係るボールグリッドアレイ半導体装置 の構造を説明する断面図である。

【図2】本発明の従来例のボールグリッドアレイ半導体 装置の構造を説明する断面図である。

【図3】本発明のボールグリッドアレイ半導体装置の製造方法を説明する工程図である。

【図4】ボールグリッドアレイ半導体装置を母基板に実装した状態を説明する断面図であり、(a) はハンダバンプと母基板の間の隙間が小さい場合、(b) 及び


(c) はハンダバンプと母基板の電極の間の隙間が大きい場合の図である。

【図5】本発明に係るボールグリッドアレイ半導体装置 の製造方法の一実施の形態を説明する側面図である。

### 【符号の説明】

- 1 基板
- 2 半導体チップ
- 3 ボンディングワイヤー
- 4 封止材
- 5 バンプ用電極 1
- 6 ハンダバンプ
- 7 チップ用電極
- 8 母基板

【図1】



【図2】

